糖果派对 - 更优质的游戏运营商官网

对于在工程师选型、测试的时辰；嵊龅降牡缭粗卫硇酒侍，本期SCT做了综合和整顿，方便急剧解答各人的疑惑；队魑蛔以留言区补充会商问答。

目录

1 静态电流IQ，为什么单板上实测值与芯片规格书标称值不一样
？

2 PSM(PFM)、USM、FPWM(FCCM)差距及优弊端
？为什么有的DCDC存在电感啸叫景象
？

3 芯片Vin_UVLO寓意

4 EN使能设计逻辑，若何躲避高低电回勾震荡问题
？

5 Soft-start软启动，解决上电过冲超调、电子负载沉载无法启机等问题

6 若何理解热阻参数和通过热阻推算芯片结温
？

一、静态电流IQ，为什么单板上实测值与芯片规格书标称值不一样
？

静态电流IQ规格书标称值，是针对芯片单体进行测试和界说。是芯片内部MOS不工作（non-switching状态）、只有芯片逻辑电路处于待机状态时的值。

单板上，芯片正常工作起来后，芯片内部MOS正
？兀╯witching）存在开关损耗和驱动损耗、表围器件如电赣注EN管脚分压电阻、FB反馈电阻均会有损耗。

因而单板上即便在无负载情况下，静态电流也会大于芯片规格书界说的值。

以SCT2450Q为例，芯片IQ为25uA，demo板上电后电路工作起来的空载输入电流约80uA。

二、PSM(PFM)、USM、FPWM(FCCM)差距及优弊端
？为什么有的DCDC存在电感啸叫景象
？

以SCT2A23 (100V/ 1.2A同步整流)为例，三种工作模式可选择，分歧工作模式差距如图

三、芯片Vin_UVLO寓意

UVLO Rising Threshold即芯片启动电压，即当输入电压上升到这个电压值时芯片启动工作；

Hysteresis即回差，即当芯片正常启动工作后，若是输入电压跌落到VULO_Rising-Hysteresis时芯片终场工作。

如SCT61240Q，Rising电压3.8V、回差0.2V，即芯片启动电压(Von)3.8V，芯片关机电压(Voff)3.6V。

四、EN使能设计逻辑，若何躲避高低电回勾震荡问题
？

EN重要用作芯片使能节造，在输入电压≥UVLO电压时，可通过EN节造芯片高低电；同时可设置启动电压(Von)和关机电压(Voff)回差，确保任何情况下芯片不会由于在启机临界点电压左近出现误开关问题。有效解决下电过程因负载开释引起的电压回勾、震荡问题。

EN设计逻辑：

1.Vout＞UVLO，通过EN设置的Voff电压＞Vout；

2.Vout＜UVLO，通过EN设置的Voff电压＞UVLO；

3.Vhys＞芯片Vin_UVLO_Hysteresis；

以SCT2A00(100V/0.6A DC-DC)为例，通过EN设置Von、Voff推算公式如下

凭据推算公式：EN上拉电阻越大则回差越大，越不容易由于输入电压的回勾导致芯片反复沉启；EN对地电阻阻值选择建议幼于Vin_fall/(I1+I2)；

五、Soft-start软启动，解决上电过冲超调、电子负载沉载无法启机等问题

什么是软启动

SS软启动（Soft-start）是为开关电源电路配置一个启动功夫，在启动后可能使输出电压单调上升到指标电压值。

软启动功夫SS time即输出电压从起头启动至启动实现的功夫。

软启作为用

降低冲击电流：有效抑造浪涌电流，预防在启动瞬间对输出电容充电的电流达到开关电源的限值而触发；；

通常电子负载带载上电、输出有大容量电容时，由于线性度较差，上电时形成较大冲击电流，同时电压成立给输出大电容充电，叠加后在输出电压成立过程中形成大负载电流，容易触发芯片过流；而无法上电。

解决反复沉启问题：减幼对开关电路自身以及后端负载的电流应力，减幼输出瞬态负载电流反映到输入端，使输入电压跌落导致的芯片反复沉启。

解决过冲、抖动：SS职能利于输出电压“单调上升”，而不会出现抖动或上电速度太快出现电压过冲超调。

这对上电时序有较高要求的数自祺件尤其是FPGA类器件越发沉要，预防导致后端数自祺件或FPGA器件产生闩锁效应(Latch-up)问题。

软启动电容&功夫选择

凭据利用选择相宜的值，并不是电容越大、软启功夫越长越好。电容越大则放电功夫越长，若存在急剧反复高低电场景，因软启动电容未齐全放电，在沉新上电时不走软启动流程，可能导致输出电压出现过冲等景象。

六、若何理解热阻参数和通过热阻推算芯片结温
？

下表是SCT2464Q（40V/6A BUCK, QFNFC4×3.5-14L Package)的典型热指标

RθJA

界说：静止空气前提下结对环境的热阻，热量通过封装体传导，与PCB的关系幼，如一些立式封装的产品。

合用性：用于比力一样封装类型下分歧器件的热机能，不适合用于结温估算。

RθJC

界说：结与表壳表表(顶部或底部封装)的热阻，所有的热量都通过器件的单表表(壳体顶部或封装底部)传导。

合用性：合用于仅在封装顶部或底部装置散热片的情况，其中90%以上的热量从顶部或底部散热。

对于没有顶部散热的典型塑料封装SMD器件，仅通过丈量表壳顶部温度和推算器件功耗来估算结温是不正确的，这可能导致估算的值比现实结温高得多。

RθJB

界说：结到PCB(不是封装底部)的热阻，PCB是器件散热的重要蹊径，确保所有的热量都流向PCB。

合用性：JEDEC尺度：FR4、4层、1.6mm厚的高导热PCB(High-KPCB)评估，顶层和底层铜箔厚度2oz,中央两层1oz;单板尺寸通常为11.4×7.6cm或11.4×10.2。

若是现实利用中的PCB设计类似或更优化，则可使用此参数估算结温，TJ=TB+(θJB*P)。

ΨJT/ΨJB

界说：热个性参数，暗示芯片结与参考点之间的温度差与总耗散功率的比值，

合用性：在现实利用中，热传导蹊径是多种多样的，热量通过多个通路传导，热个性参数Ψ暗示芯片结与参考点之间的温度差与总耗散功率的比值，更适合于估算结温且越发正确，常用的结温推算方式：TJ=TC+(ΨJT*P)。

等待互换